本文由 简悦 SimpRead 转码， 原文地址 www.wowotech.net

作者：codingbelief 发布于：2016-8-29 22:42 分类：基础技术

DRAM 原理 4 ：DRAM Timing

作者：codingbelief 发布于：2016-8-29 22:42 分类：基础技术

相关文章：

DRAM 原理 1 ：DRAM Storage Cell

DRAM 原理 2 ：DRAM Memory Organization

DRAM 原理 3 ：DRAM Device

DRAM 原理 5 ：DRAM Devices Organization

  1. Overview

DRAM 原理 4 ：DRAM Timing - 图1

  1. 时序图例

后续的小节中，我们将通过下图类似的时序图，来描述各个 Command 的详细时序。

DRAM 原理 4 ：DRAM Timing - 图2

  1. Row Active Command

DRAM 原理 4 ：DRAM Timing - 图3

3.1 Row Sense

3.2 Row Restore

  1. Column Read Command

DRAM 原理 4 ：DRAM Timing - 图4

  1. Column Write Command

DRAM 原理 4 ：DRAM Timing - 图5

Memory Type tCWD
SDRAM 0 cycles
DDR SDRAM 1 cycle
DDR2 SDRAM tCAS - 1 cycle
DDR3 SDRAM programmable
  1. Precharge Command

DRAM 原理 4 ：DRAM Timing - 图6

  1. Row Refresh Command

DRAM 原理 4 ：DRAM Timing - 图7

  1. Read Cycle

DRAM 原理 4 ：DRAM Timing - 图8

  1. Read Command With Auto Precharge

DRAM 原理 4 ：DRAM Timing - 图9

  1. Additive Latency

DRAM 原理 4 ：DRAM Timing - 图10

DRAM 原理 4 ：DRAM Timing - 图11

11. DRAM Timing 设定

  1. 参考资料
  1. Memory Systems - Cache Dram and Disk
  2. High Performance Dram System Design Constraints and Considerations

原创文章，转发请注明出处。蜗窝科技

标签: SDRAM dram

DRAM 原理 4 ：DRAM Timing - 图12