数制和码制
逻辑代数基础
门电路
组合逻辑电路
触发器
- 触发器按触发类型分类
- 触发器按逻辑功能的分类
时序逻辑电路
半导体存储器和可编程逻辑器件
- 半导体存储器
- 可编程逻辑器件
脉冲波形的产生和整形
数一模和模一数转换
- D/A转换器
- A/D转换器

数制和码制

概述

模拟量和数字量
- 模拟量
  - 时间上、数量变化上都是连续的物理量
- 数字量
  - 时间上、数量变化上都是离散的物理量
分类
- 模拟电路
  - 工作在模拟信号下的电子电路称为模拟电路
- 数字电路
  - 工作在数字信号下的电子电路称为数字电路
    - 按电路类型分类
      - 组合逻辑电路
      - 时序逻辑电路
    - 按集成度分类
      - SSI →MSI→LIS→VLSI
    - 按半导体的导电类型分类
      - 双极型电路
      - 单极型电路

数制

常见的数制
- 二进制
  - 原码
    - 二进制数码的最高位增加符号位的数码
  - 反码
    - 二进制数码按位取反得到的数码
  - 补码
    - 正数的补码与原码相同；
      负数的补码等于它的反码加1
- 八进制
- 十进制
- 十六进制
数制之间转化
- 各种数制转换成十进制
  - 按权展开，求出各加权系数的和
- 十进制转换为二进制
  - 数整数部分转换为二进制数采用“除2取法”；
    小数部分转换为二进制数采用“乘2取整法”
- 二进制和八进制间的相互转换
  - 二进制数转换成八进制数
    - 整数部分从低位开始，每三位二进制数为一组，
      最后不足三位的，则在高位加0补足三位为止；
      小数点后的二进制数则从高位开始，每三位二
      进制数为一组，最后不足三位的，则在低位加
      0补足三位，然后用对应的八进制数来代替，再
      按顺序排列写出对应的八进制数
  - 八进制数转换成二进制数
    - 将每位八进制数用三位二进制数来代替，再按原
      来的顺序排列起来，便得到了相应的二进制数
- 二进制和十六进制间的相互转换
  - 二进制数转换成十六进制数
    - 整数部分从低位开始，每四位二进制数为一组，
      最后不足四位的，则在高位加0补足四位为止；
      小数部分从高位开始，每四位二进制数为一组，
      最后不足四位的，在低位加0补足四位，然后用
      对应的十六进制数来代替，再按顺序写出对应的
      十六进制数
  - 十六进制数转换成二进制数
    - 将每位十六进制数用四位二进制数来代替，再按
      原来的顺序排列起来便得到了相应的二进制数

码制

概念
- 为了便于记忆和查找，在编制代码时所遵循的规则
二-十进制编码
- 四位二进制数中的任意十种组合来表示一位十进制数，又称 BCD码
常用的编码
- 8421码
- 余3码
- 循环码
- 余3循环码
- 2421码
- 5421码
- 5211码

逻辑代数基础

逻辑代数的概述

逻辑代数的运算
- 基本运算
  - 与
    - 所有条例都具备事件才发生
  - 或
    - 至少有一个条件具备，事件就会发生
  - 非
    - 结果与条件相反
- 复合运算
  - 与非
  - 或非
  - 与或非
  - 异或
  - 同或
逻辑代数的公式
- 基本公式
  - Subtopic
- 常用公式
  - Subtopic
逻辑代数的基本定理
- 代入定理
  - 对于任一个含有变量A的逻辑等式，可以将等式两边的
    所有变量A用同一个逻辑函数替代，替代后等式仍然成立
- 反演定理
  - ```
  对于任意一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”，
```

0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y’

- 对偶定理
    - 若两逻辑式相等，则它们的对偶式也相等
    - 对偶式
        - 对于任何一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”，

0换成1,1换成0，则得到一个新的逻辑式YD，这个YD就是Y的对偶式

逻辑代数的表示方法

真值表
- 由输出变量取值与对应的输入变量取值所构成的表格
逻辑函数式
- 将逻辑函数中输出变量与输入变量之间的逻辑关系
  用与、或、非等逻辑运算符号连接起来的式子
逻辑图
- 将逻辑函数中输出变量与输入变量之间的逻辑关系
  用与、或、非等逻辑符号表示出来的图形
波形图
- 如果将逻辑函数输人变量每一种可能出现的取值与对应的输出值
  按时间顺序依次排列起来，就得到了表示该逻辑函数的波形图
卡诺图
- 将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的
  最小项在几何位置上也相邻地排列起来，所得到的图形称为n变量最小项的卡诺图

逻辑代数的化简方法

公式化简法
- 并项法
- 吸收法
- 消项法
- 消因子法
- 配项法
卡诺图化简法
- 化简步骤
  - ①将函数化为最小项之和的形式
  - ②画出表示该逻辑函数的卡诺图
  - ③找出可以合并的最小项
  - ④选取化简后的乘积项
- 选取原则
  - ①这些乘积项应包含函数式中所有的最小项(应覆盖卡诺图中所有的1)
  - ②所用的乘积项数目最少，也就是可合并的最小项组成的矩形组数目最少
  - ③每个乘积项包含的因子最少，也就是每个可合并的最小项矩形组中应包含尽量多的最小项
Q-M化简法
- 适用于编制计算机辅助化简程序

门电路

定义

用以实现基本逻辑运算和复合逻辑运算的单元电路

半导体二极管门电路

开关特性
- 稳态开关特性
  - 将电路处于相对稳定状态下，晶体二极管所呈现的开关特性称为稳态开关特性
  - 半导体二极管开关电路图示
    - Subtopic
- 二极管动态特性
  - 当电路处于动态状态，即二极管两端电压突然反向时，
    半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）
  - 二极管动态电流波形
    - Subtopic
二极管与门
- 当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；
  只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平
- 图示
  - Subtopic
二极管或门
- 当A、B中有一个是低电平0V时，至少有一个二极管导通，使得输出Y的电压为0.7V，为低电平；
  只有A、B中都加高电平3V时，两个二极管同时导通，使得输出Y为3.7V，为高电平
- 图示
  - Subtopic

CMOS门电路

MOS管的基本开关电路
- 图示
  - Subtopic
MOS管的四种类型
- N沟道增强型
- P沟道增强型
- N沟道耗尽型
- P沟道耗尽型

CMOS反相器

电路结构

CMOS反相器的基本电路结构形式为下图有源负载反相器，

其中T1是P沟道增强型MOS管，T2是N沟道增强型MOS管

    - 图示
        - Subtopic
- CMOS反相器的主要特性
    - ①静态功耗极低
    - ②抗干扰能力强
    - ③电源利用率高，且有较大的允许范围
    - ④输入阻抗高，带负载能力强
    - ⑤电压传输特性接近理想开关

CMOS电路的正确使用
- 输入端的静电保护
  - ①在存贮和运输CMOS器件时不要使用易产生静电高压的化工
    材料和化纤织物包装，最耗采用金属屏蔽层作包装材料
  - ②组装调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地；
    必要时带防静电手镯
  - ③不用的输入端不应悬空
- 输入端加过流保护
  - ①输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻
  - ②输入端接有大电容时，应在输入端与电容之间接入保护电阻
  - ③输入端接长线时，应在门电路的输入端接入保护电阻
其他类型的CMOS门电路
- 漏极开路输出门电路（OD门）
- CMOS传输门
- 三态输出的CMOS门电路

TTL门电路

双极型三极管的基本开关电路
- 图示
  - Subtopic
TTL反相器
- 典型电路
  - 图示
    - Subtopic
- 电压传输特性
  - 截止区
  - 线性区
  - 转折区
  - 饱和区
- 抗干扰能力
  - 通常把不会破坏与非门输出逻辑状态所允许的干扰电压值叫做抗干扰能力
  - 干扰电压亦称噪声，抗干扰能力也称噪声容限
- 静态特性
  - 输入特性
    - 图示
      - Subtopic
  - 输出特性
    - 高电平输出特性
      - 图示
        
        Subtopic
    - 低电平输出特性
      - 图示
        
        Subtopic
- 动态特性
  - 传输延迟时间
    - 把理想的矩形电压信号加到TTL反相器的输人端时，输出电压的波形不仅要
      比输入信号滞后，而且波形的上升沿和下降沿也将变坏
  - 交流噪声容限
    - 正脉冲噪声容限
    - 负脉冲噪声容限
  - 电源的动态尖峰电流
    - 图示
      - Subtopic
其它类型的TTL门电路
- TTL或非门
- TTL异或门
- 集电极开路输出的门电路(OC门)
- 三态输出门电路（TS门)

组合逻辑电路

组合逻辑电路的分析方法和设计方法

分析方法
- ①给定逻辑电路→输出逻辑函数式
- ②列真值表
- ③分析逻辑功能
设计方法
- ①分析设计要求→列真值表
- ②根据真值表→写出输出逻辑函数表达式
- ③对输出逻辑函数进行化简
- ④根据最简输出逻辑函数式→画逻辑图

常用的组合逻辑电路

编码器
- 普通编码器
  - 在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱
  - 3位二进制普通编码器
    - 图示
      - Subtopic
- 优先编码器
  - 允许同时输入两个以上的编码信号
  - 8线一3线优先编码器74HC148
    - 真值表
      - Subtopic
      - Subtopic
  - 二一十进制优先编码器74LS147
    - 真值表
      - Subtopic
译码器
- 二进制译码器
  - 3位二进制译码器
    - 真值表
      - Subtopic
- 二一十进制译码器
  - 逻辑功能
    - 将输入BCD码的10个代码译成10个高、低电平输出信号
  - 二一十进制译码器74HC42
    - 真值表
      - Subtopic
      - Subtopic
- 显示译码器
  - 七段字符显示器
    - 半导体数码管
    - 液晶显示器
  - BCD一七段显示译码器
    - 真值表
      - Subtopic
数据选择器
- 功能
  - 从一组输入数据中选出某一个来
- 作用
  - 用具有n位地址输人的数据选择器，可以产生任何形式输入变量数不大于n+1的组合逻辑函数
加法器
- 1位加法器
  - 半加器
    - 将来自低位的进位将两个1位二进制数相加，称为半加
    - 真值表
      - Subtopic
  - 全加器
    - 在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，
      即将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加
- 多位加法器
  - 串行进位加法器
    - 每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，
      因此将这种结构的电路称为串行进位加法器(或称为行波进位加法器)
    - 4位串行进位加法器
      - 图示
        
        Subtopic
  - 超前进位加法器
    - 通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位传递进位信号了，
      采用这种结构形式的加法器称为超前进位(CarryLook-ahead)加法器，也称为快速进位(Fast Carry )加法器
数值比较器
- 1位数值比较器
  - 典型电路
    - Subtopic
- 多位数值比较器
  - 可以将两片以上的74L585组合成位数更多的数值比较器电路

组合逻辑电路中竞争—冒险现象

定义
- 由于竞争而在电路输出端可能产生尖峰脉冲的现象就称为竞争一冒险
检查方法
- 只要输出端的逻辑函数在一定条件下能简化成Y=A+A’或Y=A·A’，则可判定存在竟争一冒险现象
解决方法
- 接入滤波电容
- 引入选通脉冲
- 修改逻辑设计

触发器

触发器按触发类型分类

电平触发的触发器
- 电平触发SR触发器
  - 特性表
    - Subtopic
- 动作特点
  - ①只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态
  - ②在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变；
    在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态
脉冲触发的触发器
- 主从SR触发器
  - 特性表
    - Subtopic
- 主从JK触发器
  - 特性表
    - Subtopic
- 动作特点
  - ①触发器的翻转分两步动作
    - 第一步，在CLK=1期间主触发器接收输入端(S、R或J、K)的信号，被置成相应的状态，而从触发器不动
    - 第二部，CLK下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q’端状态的改变发生在CLK的下降沿
  - ②因为主触发器本身是一个电平触发SR触发器，所以在CLK=1的全部时间里输人信号都将对主触发器起控制作用
边沿触发的触发器
- 用两个电平触发D触发器组成的边沿触发器
  - 特性表
    - Subtopic
- 维持阻塞触发器
  - 在电平触发的同步SR触发器的基础上演变而来的
- 利用门电路传输延迟时间的边沿触发器
  - 利用门电路的传输延迟时间实现边沿触发的
  - 特性表
    - Subtopic
- 动作特点
  - 触发器的次态仅取决于时钟信号的上升沿(也称为正边沿)或下降沿(也称为负边沿)到达时输入的逻辑状态，
    而在这以前或以后，输人信号的变化对触发器输出的状态没有影响

触发器按逻辑功能的分类

SR触发器
- 特性方程
  - Subtopic
JK触发器
- 特性方程
  - Subtopic
T触发器
- 特性方程
  - Subtopic
D触发器
- 特性方程
  - Subtopic

时序逻辑电路

同步时序逻辑电路的分析方法和设计方法

分析方法
- 状态转换表
  - 将外输入信号和现态作为输入，次态和输出作为输出，列出状态转换真值表
- 状态转换图
  - 电路由现态转换到次态的示意图
- 状态机流程图
  - 时序电路(也称状态机)逻辑功能的另外一种描述形式称为状态机流程图
- 时序图
  - 在时钟脉冲CP作用下，各触发器状态变化的波形图
设计方法
- ①逻辑抽象，得出电路的状态转换圈或状态转换表
- ②状态化简
- ③状态分配
- ④选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
- ⑤根据得到的方程式画出逻辑图
- ⑥检查设计的电路能否自启动

常用的时序逻辑电路

寄存器
- 寄存器(Register)用于寄存一组二值代码，它被广泛地用于各类数字系统和数字计算机中
- 因为一个触发器能储存1位二值代码，所以用N个触发器组成的寄存器能储存一组N位的二值代码
移位寄存器
- 移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移
- 移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行一并行转换、数值的运算以及数据处理等
- 移位寄存器中代码的移动状况
  - Subtopic
计数器
- 分类
  - 按时钟分
    - 同步计数器
    - 异步计数器
  - 按计数过程中数字增减分
    - 加法计数器
    - 减法计数器
    - 可逆计数器
  - 按计数器中的数字编码分
    - 二进制计数器
    - 二-十进制计数器
    - 循环码计数器等
  - 按计数容量分
    - 二进制计数器
    - 十进制计数器
    - 十六进制计数器等
- 任意进制计数器的构成方法
  （假定已有的是N进制计数器，
  而需要得到的是M进制计数器）
  - ①M<N的情况
    - 在N进制计数器的顺序计数过程中，若设法使之跳越N一M个状态，就可以得到M进制计数器了
    - 常用方式
      - 置零法(或称复位法)
        
        如果将Sm状态译码产生一个置零信号加到计数器
        的置零输入端，则计数器将立刻返回S0状态，这样
        就可以跳过N一M个状态而得到M进制计数器
      - 置数法(或称置位法)
        
        通过给计数器重复置人某个数值的方法跳越
        N一M个状态，从而获得M进制计数器的
  - ②M>N的情况
    - 必须用多片N进制计数器组合起来，才能构成M进制计数器
    - 按各级之间的连接方式分类
      - 串行进位方式（M不为大于N的素数）
      - 并行进位方式（M不为大于N的素数）
      - 整体置零方式
      - 整体置数方式
- 移位寄存器型计数器
  - 环形计数器
    - 将移位寄存器首尾相接，那么在连续不断地输人时钟信号时，寄存器里的数据将循环右移
    - 典型电路
      - Subtopic
  - 扭环形计数器
    - 目的
      - 在不改变移位寄存器内部结构的条件下，提高环形计数器的电路状态利用率
    - 作用
      - 用n位移位寄存器构成的扭环形计数器可以得到含2n态的循环，状态利用率较环形计数器提高了一倍

时序逻辑电路中的竟争一冒险现象

①一方面是其中的组合逻辑电路部分可能发生的竞争一冒险现象
②一方面是存储电路(或者说是触发器)工作过程中发生的竞争一冒险现
象，这也是时序电路所特有的一个问题
- 原因
  - 当输入信号和时钟信号同时改变，而且途经不同路径到达同一触发器时，
    便产生了竞争；竞争的结果有可能导致触发器误动作，这种现象称为
    存储电路(或触发器)的竞争一冒险现象
- 解决方法
  - 根据实际情况串进一级反相器或者接入一个小电容来防止错移位现象发生

半导体存储器和可编程逻辑器件

半导体存储器

只读存储器(ROM )
- 掩模只读存储器
- 可编程只读存储器(PROM)
- 可擦除的可编程只读存储器(EPROM )
随机存储器(RAM)
- 静态随机存储器(SRAM )
- 动态随机存储器(DRAM )
存储器容量的扩展
- 位扩展方式
- 字扩展方式

可编程逻辑器件

可编程阵列逻辑(PAL)
通用阵列逻辑(GAL)
可擦除的可编程逻辑器件(EPLD)
复杂的可编程逻辑器件(CPLD)
现场可编程门阵列(FPGA)

脉冲波形的产生和整形

施密特触发器

工作原理
- 特点
  - ①施密特触发器有两个稳定状态，其维持和转换完全取决于输入电压的大小
  - ②电压传输特性特殊，有两个不同的阈值电压（正向阈值电压和负向阈值电压）
  - ③状态翻转时有正反馈过程，从而输出边沿陡峭的矩形脉冲
- 电压传输特性
  - 图示
    - Subtopic
施密特触发器的应用
- 用于波形变换
- 用于脉冲整形
- 用于脉冲鉴幅

单稳态触发器

特点
- ①它有稳态和暂稳态两个不同的工作状态
- ②在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态
- ③暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关
分类
- 微分型单稳态触发器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 积分型单稳态触发器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 集成单稳态触发器
  - TTL集成单稳态触发器
  - CMOS集成单稳态触发器

多谐振荡器

特点
- 多谐振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动地产生矩形脉冲；
  由于矩形波中含有丰富的高次谐波分量，所以习惯上又将矩形波振荡器称为多谐振荡器
分类
- 对称式多谐振荡器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 非对称式多谐振荡器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 环形振荡器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 用施密特触发器构成的多谐振荡器
  - 典型电路
    - Subtopic
  - 电压波形
    - Subtopic
- 石英晶体多谐振荡器
  - 石英晶体的电抗频率特性
    - Subtopic
  - 典型电路
    - Subtopic

555定时器

特点
- 555定时器是一种多用途的数字一模拟混合集成电路，利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器；
  由于使用灵活、方便，所以S55定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用
电路结构与功能
- 国产双极型定时器CB555为例
  - 电路结构图
    - Subtopic
  - 功能表
    - Subtopic
应用
- 用555定时器接成的施密特触发器
- 用555定时器接成的单稳态触发器
- 用555定时器接成的多谐振荡器

数一模和模一数转换

D/A转换器

分类
- 权电阻网络D/A转换器
  - 典型电路
    - Subtopic
  - 优点
    - 结构比较简单，所用的电阻元件数很少
  - 缺点
    - 各个电阻的阻值相差较大，尤其在输入信号的位数较多时，这个问题就更加突出
    - 把模拟开关当作理想开关处理，没有考虑它们的导通电阻和导通压降
- 倒T形电阻网络D/A转换器
  - 典型电路
    - Subtopic
  - 优点
    - 克服权电阻网络D/A转换器中电阻阻值相差太大的缺点，
      给集成电路的设计和制作带来了很大的方便
  - 缺点
    - 把模拟开关当作理想开关处理，没有考虑它们的导通电阻和导通压降
- 权电流型D/A转换器
  - 典型电路
    - Subtopic
  - 优点
    - 降低了对开关电路的要求，提高了转化精度
- 开关树形D/A转换器
  - 开关树形D/A转换器电路由电阻分压器和接成树状的开关网络组成
- 权电容网络D/A转换器
  - 权电容网络D/A转换器也是一种并行输入的D/A转换器，它是利用电容分压的原理工作的
- 具有双极性输出的D/A转换器
  - 典型电路
    - Subtopic
  - 优点
    - 可以得到正、负极性的输出电压
性能参数
- 转换精度
  - 分辨率
    - 在分辨率为n位的D/A转换器中，输出模拟电压的大小应能给出2”个不同等级
    - 1/（2”-1）表示分辨率大小
  - 转化误差
    - 转换误差表示实际的D/A转换特性和理想转换特性之间的最大偏差
    - 转换误差一般用最低有效位的倍数表示
- 转化速度
  - 建立时间tset
    - 表示从输入的数字量发生突变开始，直到输出电压进入与稳态值相差±½LSB范围以内的这段时间

A/D转换器

A/D转换的基本原理
- 取样
  - 取样定理
    - Subtopic
    - Subtopic
- 量化
  - 在进行A/D转换时，必须将取样电压表示为这个最小单位的整数倍，这个转化过程称为量化
- 编码
  - 将量化的结果用代码(可以是二进制，也可以是其他进制)表示出来，称为编码
分类
- 并联比较型A/D转换器
  - 并联比较型A/D转换器属于直接A/D转换器，它能将输入的模拟电压直接转换为输出的数字量而不需要经过中间变量
  - 优点
    - 转换速度快
  - 缺点
    - 需要用很多的电压比较器和触发器
- 反馈比较型A/D转换器
  - 反馈比较型A/D转换器也是一种直接A/D转换器，其构思为:取一个数字量加到D/A转换器上，于是得到一个对应的
    输出模拟电压；将这个模拟电压和输人的模拟电压信号相比较。如果两者不相等，则调整所取的数字量，直到两个
    模拟电压相等为止，最后所取的这个数字量就是所求的转换结果
  - 类型
    - 计数型
    - 逐次渐近型
      - 是目前集成A/D转换器产品中用得最多的一种电路
- 双积分型A/D转换器
  - 双积分型A/D转换器是一种间接A/D转换器，它首先将输入的模拟电压信号转换成与之成正比的时间宽度信号，
    然后在这个时间宽度里对固定频率的时钟脉冲计数，计数的结果就是正比于输入模拟电压的数字信号
  - 优点
    - 工作性能比较稳定
    - 抗干扰能力比较强
  - 缺点
    - 工作速度低
- V一F变换型A/D转换器
  - 电压一频率变换型A/D转换器(简称v一F变换型A/D转换器)也是一种间接A/D转换器;在V一F变换型A/D转换器中，
    首先将输入的模拟电压信号转换成与之成比例的频率信号，然后在一个固定的时间间隔里对得到的频率信号计数，
    所得到的计数结果就是正比于输人模拟电压的数字量
性能参数
- 转换精度
  - 分辨率
    - 分辨率是指A/D转换器输出数字量的最低位变化一个数码时，对应输入模拟量的变化量
  - 转化误差
    - 指A/D转换器实际输出数字量与理论输出数字量之间的最大差值
    - 通常用最低有效位LSB的倍数来表示；如相对精度不大于(1/2)LSB，
      就说明实际输出数字量与理论输出数字量的最大误差不超过(1/2)LSB
- 转化速度
  - 转换速度是指A/D转换器完成一次转换所需要的时间，即从转换开始到输出端出现稳定的数字信号所需要的时间

物联网硬件学习

数字电子技术基础

数制和码制

概述

数制

码制

逻辑代数基础

逻辑代数的概述

逻辑代数的表示方法

逻辑代数的化简方法

门电路

定义

半导体二极管门电路

CMOS门电路

TTL门电路

组合逻辑电路

组合逻辑电路的分析方法和设计方法

常用的组合逻辑电路

组合逻辑电路中竞争—冒险现象

触发器

触发器按触发类型分类

触发器按逻辑功能的分类

时序逻辑电路

同步时序逻辑电路的分析方法和设计方法

常用的时序逻辑电路

时序逻辑电路中的竟争一冒险现象

半导体存储器和可编程逻辑器件

半导体存储器

可编程逻辑器件

脉冲波形的产生和整形

施密特触发器

单稳态触发器

多谐振荡器

555定时器

数一模和模一数转换

D/A转换器

A/D转换器