Verify Program

白天 夜间 首页 下载 阅读记录
  我的书签   添加书签   移除书签

Program4 Verilog实现组合逻辑 | 时序逻辑电路

浏览 157 扫码 分享 2022-07-25 06:07:16
  • 1 基本语法
  • 2 组合逻辑
  • 3 时序逻辑
  • 4 序列检测
  • 除法器

若有收获，就点个赞吧

0 人点赞

上一篇:
下一篇:
  • 书签
  • 添加书签 移除书签
  • Program1 APB_WATCHDOG验证
    • 1 SPEC理解
    • 2 测试平台环境搭建
    • 3 【定向 & 集成测试】APB寄存器的直接访问与寄存器模型访问
      • 3.1 APB寄存器直接访问
      • 3.2 寄存器模型访问
    • 4 【功能测试1】计时器和中断触发
    • 5 【功能测试2】复位触发和中断使能禁止
    • 6 【功能测试3】寄存器上锁测试
    • 7 【Scoreboard】事件触发和计数检查
      • 7.1 INTCLR及Reload检查
      • 7.2 scoreboard对reset特性支持的检查
    • 8 【coverage】功能覆盖率模型和数据收集分析
  • Program2 AHB_RAM验证
    • 1 测试平台环境搭建
    • 2 DVT构建和AHB_VIP内容补充
    • 3 Smoke_test调试
    • 4 ahb_master_monitor 初步实现
    • 5 ahb_ram_scoreboard的实现
    • 6 【ahb协议相关测试】ahb_ram测试用例扩充
    • 7 【monitor & scoreboard】复杂测试与检查逻辑更新
    • 8 【coverage】覆盖率模型和采样
  • Program3 AHB_GPIO验证
    • 1 SPEC功能理解
    • 2 验证平台环境搭建
  • Program4 Verilog实现组合逻辑 | 时序逻辑电路
    • 1 基本语法
      • 1.1 四选一多路器（mux4_1）
      • 1.2 异步复位的串联T触发器(Tff_2)
      • 1.3 奇偶校验(Odd_sel)
      • 1.4 移位运算与乘法(Multi_sel)
      • 1.5 位拆分与运算
      • 1.6 多功能数据处理器
      • 1.7 求两个数的差值
      • 1.8 使用generate...for语句简化代码
      • 1.9 使用子模块实现三输入数大小的比较
      • 1.10 使用函数实现数据大小端转换
    • 2 组合逻辑
      • 2.1 4位数值比较器电路
    • 3 时序逻辑
      • 3.1 根据状态转移表实现时序电路
      • 3.2 根据状态转移图实现时序电路
      • 3.3 ROM的简单实现
      • 3.4 边沿检测
    • 4 序列检测
      • 4.1 输入序列连续的序列检测
      • 4.2 含有无关项的序列检测
      • 4.3 不重叠序列检测器
      • 4.5 序列检测器（芯动笔试题）
    • 除法器
暂无相关搜索结果！

    让时间为你证明

    展开/收起文章目录

    分享，让知识传承更久远

    文章二维码

    手机扫一扫，轻松掌上读

    文档下载

    请下载您需要的格式的文档，随时随地，享受汲取知识的乐趣！
    PDF文档 EPUB文档 MOBI文档

    书签列表

      阅读记录

      阅读进度: 0.00% ( 0/0 ) 重置阅读进度
        思维导图备注