更新说明
/

一、计算机体系结构的发展

1. 计算机体系结构分类

1）从宏观上按处理机的数量进行分类，分为单处理系统、并行处理与多处理系统和分布式处理系统

• 单处理系统（Uni-processing System ).利用一个处理单元与其他外部设备结合起来，实现存储、计算、通信、输入与输出等功能的系统。
• 并行处理与多处理系统（Parallel Processing and Multiprocessing System）。为了充分发挥问题求解过程中处理的并行性，将两个以上的处理机互连起来，彼此进行通信协调，以便共同求解一个大问题的计算机系统。
• 分布式处理系统（Distributed Processing System）。指无力上元举例而松耦合的多计算机系统。其中，无力上的远距离意味着通信时间与处理时间相比已不可忽略，在通信线路上的数据传输速率要比在处理机内部总线上传输慢得多，这也正是松耦合的含义

1. 微观上按并行程度分类，有Flynn分类法，冯泽云分类法，Handler分类法和Kuck分类法。

• Flynn分类法：按指令流和数据流的多少进行分类。指令流为机器执行的指令序列，数据流是指令调用的数据序列。Flynn把计算机系统结构分为单指令流单数据流（SISD），单指令流多数据流（SIMD），多指令流单数据流（MISD），多指令流多数据流（MIMD）4类。
• 冯泽云分类法：指按并行度对各种计算机系统进行结构分类。最大并行度指的是计算机系统在单位时间内能够处理的最大二进制位数。冯泽云把计算机系统分成字串行位串行（WSBS）九三级、字并行位串行（WPBS）计算机、字串行位并行（WSBP）计算机和字并行位并行（WPBP）计算机4类。
• Handler分类法：按基于硬件并行程度计算并行度的方法，把计算机的硬件结构分为三个层次：处理机级，每个处理机中的算逻单元级、每个算逻单元中的逻辑门电路级。
• Kuck分类法：类似Flynn分类法。分为单指令流单执行流（SISE）、单指令流多执行流（SIME）、多指令流单执行流（MISE）和多指令流多执行流（MIME）4类。

1. 指令系统

一个处理器支持的指令和指令的字节级编码称为其指令集体系结构（Instruction Set Architecture，ISA），不同的处理器族支持不同的指令集体系结构，因此， 一个程序被编译在一种机器上运行，往往不能在另一种机器上运行。

1）指令集体系结构的分类：

• 从体系结构的观点对指令集进行分类，可以根据下述5个方面。
• 操作数在CPU中的存储方式，即操作数从主存中取出后保存在什么地方。
• 显式操作数的数量，即在典型的指令中有多少个显式命名的操作数。
• 操作数的为止，即任一个ALU指令的操作数能否放在主存中，如何定位。
• 指令的操作，即在指令集中提供哪些操作。
• 操作数的类型与大小。

按暂存机制分类，根据在CPU内部存储操作数的区别，可以把指令集体系分为3 类；堆栈（Stack）、累加器（Accumulator）和寄存器组（a set of Registers）

2）CISC和RISC
CISC和RISC是指令集发展的两种途径。

CISC（Complex Instruction Set Computer，复杂指令集计算机）的基本思想是进一步增强原有指令的功能，月更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬化，导致机器的指令系统越来越庞大、复杂。事实上，目前使用的绝大多数卷积都属于CISC类型。
CISC的主要弊端如下。

• 指令集过分庞杂
• 微程序技术是CISC的重要支柱，每条复杂指令都要通过执行一段解释性微程序才能完成，这就需要多个CPU周期，从而降低了机器的处理速度。
• 由于指令系统过分庞大，使高级语言编译程序选择目标指令的范围很大，并使编译程序本身冗长、复杂、从而难以优化编译使之生成真正高效的目标代码

RISC（“Reduced Instruction Set Computer”，精简指令集计算机）的基本思想是通过减少指令总数和简化指令功能降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度， 采用硬布线控制逻辑优化编译程序。RISC在20世纪70年代末开始兴起，导致机器的指令系统进一步精炼而简单。

RISC的关键技术：

1. 重叠寄存器窗口（Overlapping Register Windows）技术。在伯克利的RISC项目中受限采用了重叠寄存器窗口技术。其基本思想是在处理机中设置一个数量比较大的寄存器堆，并把它划分成多个窗口。每个过程使用其中相邻的3个窗口和一个公共的窗口，而在这些窗口中有一个窗口是与前一个过程共用，还有一个窗口是与下一个过程共用的。与前一个过程共用的窗口可以用来存放前一过程传送给本过程的参数。同时也存放本过程传送给前一过程的计算结果。同样，与下一个过程共用的窗口可以用来存放本过程传送给下一过程的参数和存放下一过程传送给本过程的计算结果
2. 优化编译技术。RISC使用了大量的寄存器，如何合理地分配寄存器，提高寄存器的使用效率及减少访存次数等，都应该通过编译技术的优化来实现。
3. 超流水及超标量技术。为了进一步提高流水线速度而采用的技术。
4. 硬布线逻辑与微程序相结合在微程序技术中

3）指令的流水处理
（1）指令控制方式。指令控制方式有顺序方式、重叠方式和流水方式3种。

• 顺序方式。顺序方式是指各条机器指令之间顺序串行地执行，执行完一条指令后才取下一条指令，而且每条机器指令内部的各微操作也是顺序串行地执行。这种方式的优点是控制简单。缺点是速度慢，机器各部件的利用率低
• 重叠方式。重叠方式是指在解释低K条指令的操作完成之前就可以开始解释第K+1条指令如图1-2所示。通常采用的是一次重叠，即在任何时候，指令分析部件和指令执行部件都只有相邻的两条指令在重叠解释。这种方式的优点是速度有所提高，控制也不太复杂。缺点是会出现冲突、转移和相关等问题，在设计时必须想办法解决。

• 流水（Pipelining）方式。把重复的陈顺序处理过程分级为若干个子过程，每个子过程能在专用的模块上有效地并发工作。

RISC中的流水技术：超流水线（Super Pipe Line）、超标量（Super Scalar）、超长指令符（Very Long Instruction World，VLIW）
吞吐率：最长子过程的倒数

例题：
流水线的吞吐率是指单位时间流水线处理的任务数，如果各段流水的操作时间不同，则流水线的吞吐率是（）的倒数
A. 最短流水段操作时间
B. 各段流水的操作时间总和
C. 最长流水段操作时间
D. 流水段数乘以最长流水段操作时间
C

例题：
某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为8ns、9ns、4ns、8ns，则该流水线的操作周期应至少为（）ns。
A. 4
B. 8
C. 9
D. 33
C

例题：
将一条指令的执行过程分解为取指、分析和执行三步，按照流水方式执行，若取指时间t 取指=4△t、分析时间t 分析=2△t、执行时间t 执行时间=3△t，则执行完100条指令，需要的时间为（）△t。
A.200
B.300
C.400
D.405

D 4+2+3+（100-1）X4△t=405

二、存储系统

计算机系统中可能包括各种存储器，如CPU内部的通用寄存器组、CPU内的Cache（高速缓存）、CPU外部的Cache、主板上的主存储器、主板外的联机（在线）磁盘存储器以及脱机（离线）的磁带存储器和光盘存储器等。不同特点的存储器通过适当的硬件、软件有机地组合在一起形成计算机的存储体系结构，其中，Cache和主存之间的交互功能全部由硬件实现，而主存与辅存之间的交互功能可由硬件和软件结合起来实现。

• 位置：内存嘿外村
• 材料：磁存储器、半导体存储器、光存储器
• 工作方式：读/写存储器（Random Access Memory，RAM）只读存储器（Read Only Memory，ROM）存储器
• 访问方式：按地址访问、按内容访问
• 寻址方式：随机存储器、顺序存储器、直接存储器

① 固定只读存储器（Read Only Memory，ROM）。这种存储器是在厂家生产时就写好数据的，其内容只能读出，不能改变。
一般用于存放系统程序BIOS和用于微程序控制。
② 可编程的只读存储器（Programmable Read Only Memory，PROM）。其中的内容可以由用户一次性地写入，写入后不能再修改。
③ 可擦除可编程的只读存储器（Erasable Programmable Read Only Memory，EPROM）。中的内容既可以读出，也可以由用户写入，写入后还可以修改。改写的方法写入之前先用紫外线照射15~20分钟以擦去所有信息，然后再用特殊的电子设备写入信息
④ 闪速存储器（Flash Memory）。简称闪存，闪存的特性介于EPROM和EEPROM之间，类似于EEPROM，也可使用电信号进行信息的擦除操作。整块闪存可以在数秒内删除，速度远快于EPROM。

例题：
内存按字节编址。若用存储容量为32Kx8bit的存储器芯片构成地址从A0000H到DFFFFH的内存，则至少需要（）片芯片。
A. 4
B. 8
C. 16
D. 32

一片芯片的存储器容量：
B

高速缓存
高速缓存用来存放当前最活跃的程序和数据，其特点是：位于CPU与主存之间；容量一般在几千字节到几兆字节之间；速度一般比主存快5~10倍，由快速半导体存储器构成；其内容是主存局部域的副本，对程序员来说是透明的。
1）高级缓存的组成
高级缓存（Cache）、主存（Main Memory）与CPU的关系如图1-8所示。

Cache存储器部分采用来存放主存的部分拷贝（副本）信息。控制部分的功能是判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则决定主存的一块信息放到Cache存储器的哪一块里。

高速缓存中的地址映像方法
在CPU工作时，送出的主存单元地址，而应从Cache存储器中读/写信息。这就需要将主存地址转换成Cache存储器的地址，这种地址的转换称为地址映像。Cache的地址映像有如下3种方法。
1）直接映像，直接映像是指主存的块与Cache块的对应关系是固定的，如图1-10所示。

2）全相联映像。主存与Cache存储器均分成大小相同的块。这种映像方式允许主存的任意一块可以调入Cache存储器的任何一个块的空间中。

例如，主存为64MB, Cache 为32KB，块的大小为4KB (块内地址需要12位)，因此主
存分为16384块，块号从0~16383,表示块号需要14位，Cache 分为8块，块号为0~7，表
示块号需3位。存放主存块号的相联存储器需要有Cache块个数相同数目的单元(该例中为8)， 相联存储器中每个单元记录所存储的主存块的块号，该例中相联存储器每个单元应为14位， 共8个单元。

组相联映像。将组内的块再分组
在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的。

3) 替换算法
替换算法的目标就是使Cache获得尽可能高的命中率。常用算法有如下几种。

• 随机替换算法。就是用随机数发生器产生-一个要替换的块号，将该块替换出去。
• 先进先出算法。就是将最先进入Cache的信息块替换出去。
• 近期最少使用算法。这种方法是将近期最少使用的Cache中的信息块替换出去。
• 优化替换算法。这种方法必须先执行一-次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。

4) Cache 的性能分析
Cache的性能是计算机系统性能的重要方面。命中率是Cache的一个重要指标，但不是最主要的指标。Cache 设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最短的平均访问时间。设为Cache的命中率，为Cache的存取时间，为主存的访问时间，则Cache存储器的等效加权平均访问时间为:

这里假设Cache访问和主存访问是同时启动的，其中，为Cache命中时的访问时间，为失效访问时间。如果在Cache不命中时才启动主存，则

在指令流水线中，Cache 访问作为流水线中的一个操作阶段，Cache 失效将影响指令的流

*因此降低Cache的失效率是提高Cache性能的一项重要措施。当Cache容量比较小时，容量因素在Cache失效中占有比较大的比例。降低Cache失效率的方法主要有选择恰当的块容量、提高Cache的容量和提高Cache的相联度等。Cache的命中率与Cache容量的关系如图所示。Cache容量越大，则命中率越高，随着Cache容量的增加，其失效率接近0% ( 命中率逐渐接近100%)。但是，增加Cache容量意味着增加Cache的成本和增加Cache的命中时间。

例题：
在CPU内外常需设置多级告诉缓存cache，主要目的是（）
A.扩大主存的存储容量
B.提高CPU访问主存数据或指令的效率
C.扩大存储系统的存量
D.提高CPU访问内外存储器的速度
B

虚拟存储器
现代系统提供了一种对主存的抽象，称为虚拟存储( Virtual Memory)，使用虚拟地址( VirtualAddress，由CPU生成)的概念来访问主存，使用专门的MMU (Memory Management Unit)将虚拟地址转换为物理地址后访问主存。
虚拟存储器实际上是一种逻辑存储器，只是一个容量非常大的存储器的逻辑模型。不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。虚拟存储器指的是主存.外存层次，它以透明的方式为用户提供了一个比实际主存空间大得多的程序地址空间。

外部存储器

• 磁表面存储器

在磁表面存储器中，磁盘的存取速度较快，且具有较大的存储容量，是目前广泛使用的外存储器。磁盘存储器由盘片、驱动器、控制器和接口组成。盘片用来存储信息。

• 光盘存储器

光盘存储器是一种采用聚焦激光束在盘式介质上非接触地记录高密度信息的新型存储

• 固态硬盘

固态硬盘的存储介质分为两种，一种采用内存（LASH芯片）作为存储介质，另外一种是采用DRAM作为存储介质。

三、输入输出技术

计算机系统中存在多种内存与接口地址的编址方法，常见的是下面两种:内存与接口地址独立编址和内存与接口地址统-编址。

1）内存与接口地址独立编址方法，内存地址和接口地址是完全独立的两个地址空间，在编程序或读程序时很易使用和辨认。这种编址方法的缺点是用于接口的指令太少、功能太弱。
2）内存与接口地址统一编址方法，内存地址和接口地址统-在一个公共的地址空间里，这种编址方法的优点是原则.上用于内存的指令全都可以用于接口，这就大大地增强了对接口的操作功能，而且在指令上也不再区分内存或接口指令。该编址方法的缺点就在于整个地址空间被分成两部分，其中-部分分配给接口使用，剩余的为内存所用，这经常会导致内存地址不连续。

直接程序控制
直接程序控制是指外设数据的输入/输出过程是在CPU执行程序的控制下完成的。这种方式分为无条件传送和程序查询方式两种情况。
1）无条件传送
在此情况下，外设总是准备好的，它可以无条件地随时接收CPU发来的输出数据，也能够无条件地随时向CPU提供需要输入的数据。
2）程序查询方式
在这种方式下，利用查询方式进行输入/输出，就是通过CPU执行程序来查询外设的状态，判断外设是否准备好接收数据或准备好了向CPU输入的数据。根据这种状态，CPU有针对性地为外设的输入/输出服务。通常，一个计算机系统中可以存在着多种不同的外设，如果这些外设是用来查询方式工作，则CPU应对这些外设逐一进行查询，发现哪个外设准备就绪就对该外设服务。这种工作方式有如下两大缺点。
① 降低了CPU的效率。在这种工作方式下，CPU不做别的事，只是不停地对外设的状态进行查询。在实际的工程应用中，对于那些慢速的外设，在不影响外设工作的情况下，CPU应可以执行其他任务。
② 对外部的突发事件无法做出实时响应。

利用中断方式完成数据的输入/输出过程为：当IO系统与外设交换数据时，CPU无需等待也不必去查询IO的状态，而可以抽身出来处理其它任务。当I/O系统准备好以后，则发出中断请求信号通知CPU，CPU接到中断请求信号后，保存正在执行程序的现场，转入I/O中断服务程序的执行，完成与IO系统的数据交换，然后再返回被打断的程序继续执行，与程序控制方式相比，中断方式因为CPU无需等待而提高了效率。

中断处理方法
在系统中具有多个中断源的情况下，常用的处理方法有多中断信号线法（Multiple InerruptLines），中断软件查询法（Software Poll），菊花链法（Daisy Chain）、总线仲裁法和中断向量表法。。

中断优先级控制
1）当不同优先级的多个中断源同时提出中断请求时，CPU应优先响应优先级最高的中断源。
2）当CPU正在对某一个中断源服务时，又有比它优先级更高的中断源提出中断请求，CPU应能暂时中断正在执行的中断服务程序而转区对优先级更高的中断源服务，服务结束后再因到原先被中断的优先级较低的中断服务程序继续执行，这种情况称为中断嵌套，即一个中断服务程序中嵌套这另一个中断服务程序。

直接内存存取（Direct Memory Access，DMA）是指数据再内存与I/O设备间的直接成块传送，即在内存与I/O设备间传送一个数据块的过程中，不需要CPU的任何干涉，只需要CPU在过程开始启动（即向设备发出“传送一块数据”的命令）与过程结束（CPU通过轮询或中断得知过程是否结束和下次操作是否准备就绪）时的处理，实际操作由DMA硬件直接执行完成，CPU在此传送过程中可做别的事情。

输入/输出处理机制（IOP）
DMA方式的出现减轻了CPU对I/O操作的控制，使得CPU的效率显著提高，而通道的出现则进一步提高了CPU的效率。
通道是一个具有特殊功能的处理器，又称为输入输出处理器（Input/Output Processor，IOP），它分担了CPU的一部分功能，可以实现对外围设备的统一管理，完成外围设备与主存之间的数据传送。

四、总线结构

所谓总线（Bus），是指计算机设备和设备之间值检信息的公共数据通道。总线是连接让算机硬件系统内多种设备的通信线路，它的一个重要特征是由总线上的所有设备共享，因此可以将计算机系统内的多种设备连接到总线上。

总线的分类
微机中的总线分为数据总线、地址总线和控制总线3类。不同型号的CPU 芯片，其数据总线、地址总线和控制总线的条数可能不同。

数据总线（DataBus，DB）用来传送数据信息，是双向的。CPU既可通过DB从内存或输入设备读入数据，也可通过 DB 将内部数据送至内存或输出设备。DB 的宽度决定了 CPU和计算机其它设备之间每次交换数据的位数。

地址总线（Address Bus，AB）用于传送 CPU发出的地址信息，是单向的。传送地址信息的目的是指明与CPU交换信息的内存单元或I/O设备。存储器是按地址访问的，所以每个存储单元都有一个固定地址，地址总线的宽度决定了CPU 的最大寻址能力。

控制总线（ControlBus，CB）用来传送控制信号、时序信号和状态信息等。其中有的信号是 CPU向内存或外部设备发出的信息;有的是内存或外部设备向CPU发出的信息。显然，CB中的每一条线的信息传送方向是单方向且确定的，但CB作为一个整体则是双向的。所以，在各种结构框图中，凡涉及到控制总线CB，均是以双向线表示。

总线的性能直接影响到整机系统的性能，而且任何系统的研制和外围模块的开发都必须依从所采用的总线规范。总线技术随着微机结构的改进而不断发展与完善。

五、系统性能

计算机安全概述
计算机安全是一个涵盖非常广的课题，既包括硬件、软件和技术，又包括安全规划、安全管理和安全监督。计算机安全可包括安全管理、通信与网络安全、密码学、安全体系及模型、容错与容灾、涉及安全的应用程序及系统开发、法律、犯罪及道德规范等领域。其中安全管理是非常重要的，作为信息系统的管理部门应根据管理原则和该系统处理数据的保密性，制定相应的管理制度或规范。例如，根据工作的重要程度确定系统的安全等级，根据确定的安全等级确定安全管理的范围，制定相应的机房管理制度、操作规程、系统维护措施以及应急措施等。

1. 计算机的安全等级

计算机系统中的三类安全性是指技术安全性、管理安全性和政策法律安全性。但是，一个安全产品的购买者如何知道产品的设计是否符合规范，是否能解决计算机网络的安全问题，不同的组织机构各自制定了一套安全评估准则。一些重要的安全评估准则如下：

• 美国国防部和国家标准局推出的《可信计算机系统评估准则》（TCSFEC）。
• 加拿大的《可信计算机产品评估准则》（CTCPEC）。
• 美国制定的《联邦（最低安全要求）评位准则》（FC）
• 欧洲英、法、德、荷四国国防部门信息安全机构联合制定的《信息技术安全评估准则》（ITSEC），该准则事实上已成为欧盟各国使用的共同评估标准。
• 美国制定的《信息技术安全通用评估准则》（简称CC标准），国际标准组织（ISO）于1996 批准CC 标准以ISO/IEC 15408—1999名称正式列入国际标准系列。

1. 安全威胁 | 威胁 | 说明 | | —- | —- | | 授权侵犯 | 为某一特权使用一个系统的人却将该系统用作其他未授权的目的 | | 拒绝服务 | 对信息或其他资源的合法访问被无条件地拒绝，或推迟与时间密切相关的操作 | | 窃听 | 信息从被监视的通信过程中泄漏出去 | | 信息泄露 | 信息被泄漏或暴露给某个未授权的实体 | | 截获/修改 | 某一通信数据项在传输过程中被改变、删除或替代 | | 假冒 | 一个实体（人或系统）假装成另一个实体 | | 否认 | 参与某次通信交换的一方否认曾发生过此次交换 | | 非法使用 | 资源被某个未授权的人或者未授权的方式使用 | | 人员疏忽 | 一个授权的人为了金钱或利益，或由于粗心将信息泄露给未授权的人 | | 完整性破坏 | 通过对数据进行未授权的创建、修改或破坏，使数据的一致性受到损坏 |

1. 影响数据安全的因素

影响数据安全的因素有内部和外部两类。
内部因素。可采用多种技术对数据加密;制定数据安全规划;建立安全存储体系，包括容量、容错数据保护和数据备份等;建立事故应急计划和容灾措施;重视安全管理，制定数据安全管理规范。

外部因素。可将数据分成不同的密级，规定外部使用人员的权限;设置身份认证、密码、设置口令、设置指纹和声纹笔迹等多种认证;设置防火墙，为计算机建立一道屏障，防止外部入侵破坏数据;建立入侵检测、审计和追踪，对计算机进行防卫。同时，也包括计算机物理环境的保障、防辐射、防水和防火等外部防灾措施。

元器件的可靠性3阶段：不稳定期、正常工作期、老化期

计算机系统的可靠性是指从它开始运行（t=0）到某时刻t这段时间内能正常运行的概率，用R（t）表示。所谓失效率，是指单位时间内失效的元件数与元件总数的比例，用λ表示，当λ为常数时，可靠性与失效率的关系为

两次故障之间系统能正常工作的时间的平均值称为平均无故障时间（MTBF），即
MTBF=1/λ

通常用平均修复时间（MTRF）来表示计算机的可维修性，即计算机的维修效率，指从故障发生到机器修复平均所需要的时间。计算机的可用性是指计算机的使用效率，它以系统在执行任务的任意时刻能正常工作的概率 A来表示，即

计算机的RAS是指用可靠性R、可用性A和可维修性S这3个指标衡量一个计算机系统。但在实际应用中，引起计算机故障的原因除了元器件以外还有组装工艺、逻辑设计等因素。因此，不同厂家生产的兼容机即使采用相同的元器件，其可靠性及 MTBF 也可能相差很大。

计算机可靠模型
1）串联系统。假设一个系统由N个子系统组成，当且仅当所有的子系统都能正常工作时系统才能正常工作，这种系统称为串联系统，

输入——>——>——>…——>——>输出
设系统中各个子系统的可靠性分别用R，，…，来表示，则系统的可靠性R可由下式求得。

如果系统的各个子系统的失效率分别用来表示，则系统的失效率可由下式求得

例题：
设计算机系统由CPU、存储器、I/O三部分组成，其可靠性分别为0.95、0.90和0.85，求计算机系统的可靠性。
解：

2) 并联系统。假如一个系统由N个子系统组成，只要有一个子系统正常工作，系统就能正常工作，这样的系统称为并联系统，如图所示。设每个子系统的可靠性分别以，…，表示，整个系统的可靠性由下式求得。


假如所有子系统的失效率均为，则系统的失效率为

例题：

3) N模冗余系统。N模冗余系统由N个（N=2n+1）相同的子系统和一个表决器组成，表决器把N个子系统中占多数相同结果的输出作为系统的输出。在N个子系统中，只要有n+1个或n+1个以上的子系统能正常工作，系统就能正常工作，输出正确的结果

正确的结果。假设表决器是完全可靠的，每个子系统的可靠性为,则N模冗余系统的可靠性为

（j N）

例题：
某系统由下图所示的部件构成，每个部件的干小时可靠度都为R，该系统的干小时可靠度为（）
A.
B.
C.
D.

C

性能评价常用方法

1. 时钟评价
2. 指令执行速度
3. 等效指令速度发
4. 数据处理速率
5. 核心程序法

基准测试程序

1. 整数测试程序
2. 浮点测试程序
3. SPEC基准程序
4. TPC基准程序