书中包含两种语言SystemVerilog和VHDL，重点在SystemVerilog，而且要能够分清和看懂Verilog。Verilog和systemverilog类似于C和C++.
对于数字系统中进制运算，要注意溢出OVERFLOW问题，包括正溢出和负溢出。
DC-直流分析,足够慢-与瞬态分析相对应
逻辑器件家族存在兼容性,受VIL、VIH、VOL、VOH等影响
穿过输入线（INPUT）的斜线表示门可能接收多个输入。在理解一些框图时有用，一般可以理解为vector.
注意，异或门的定义拓展.XOR:TRUE when an odd number of inputs are TRUE.等价于理解成一个加法器，XOR常用于奇偶校验。以下给出一些不容易混淆的称呼或者记忆方法
all-and
any-or
xor-加法器
正向偏置，有电流，P-Positive-正-负-negative-N
冷笑话，虚构电路中有神奇烟雾。
Q1关于BUFFER和HDL语言，目前的HDL语言语法不支持BUFFER这种层级结构的操作。想知道在FPGA和GPU的应用场景下，怎么做好这个BUFFER？还有在写HDL时对于扇出的处理。
A1把BUFFER交给综合器去综合,以后再考虑综合策略问题。代码层面，尽量减少扇出，比如使用排气泡的方法来RESET以减少RST信号的扇出。
很多时候，BUFFER问题不在RTL代码层面考虑。
Q2功耗问题在软硬件协同设计上的考虑,需不需要考虑功耗问题?比如中导光电的项目
A2个人认为不需要,目前提出的指标是性能指标.我们的优化不是无止境的优化,在当前的应用场景下,不需要在功耗上做过多的优化.而且既然厂家说这个板可以跑着某个频率下，便不需要过度担心。
eda课程的目的是了解整个流程，更偏重后端，与天瑞师兄的训练重点不同。
这本书的语言部分比较靠后，从第4章开始介绍电路.本书先从电路结构开始，比较踏实，更容易让人从建模角度思考。
在fpga和asic追求极致性能时，节省每一位都很重要，特别是不断重复的部分。
为什么要引入门（特别是与或非）？可以和布尔逻辑切合，可以与我们的日程思维切合。
slope=1时是噪声容限最大的时刻，所以用这一点作为噪声容限的定义。
精度与分辨率是不同的概念.
反映测量结果与真值接近程度的量，称为精度，它与误差的大小相对应，因此可用误差大小来表示精度的高低，误差小则精度高，误差大则精度低。
精度Accuracy为正负50mV,代表测量值与真值的最大偏差.假设真值为100mV,则测量值为[50mV,150mV]
associate professor-副教授
prerequisite-先决条件
freshman-新生
sophomore-二年级
junior-青少年
senior-成年
balkanize-巴尔干化,作及物动词时译为“使分裂成若干对立的小国；使割据”，作不及物动词时译为“分割成小国；割据”
dice-die的复数
superscalar-超标量
errata-正误表
synopsys-综合器
若有收获，就点个赞吧
0 人点赞
