试题分析

一、计算机组成与体系结构

1.CISC与RISC

RISC（精简指令集计算机）与CISC（复杂指令集计算机）的对比：

2.多级存储体系

存储部件速度对比：

计算机使用分级存储体系的主要目的：
分级存储体系中，速度快的存储器，单位价格高，而速度慢的存储器，单位价格低，所以利用分级方式，能得到很好的性价比。

3.局部性原理

Cache：
Cache是介于CPU与内存之间的一种高速缓存。这种存储器速度比内存快了很多倍，利用到局部性原理，只需要少量的Cache，便能使整个机器访问内存数据的得到极大的提升。所以Cache是一种应用非常普遍的技术，Cache在实际应用中，可以分为多级，如1级Cache、2级Cache。1级Cache往往位于CPU中，其容量比在主板上的2级Cache小，但速度比2级Cache块。
影响Cache命中率的因素包括高速存储器的容量、存储单元组的大小、组数多少、地址联想比较方法、替换算 法、写操作处理方法和程序特性等，这些因素相互影响，没有关键影响因素。

4.内存

5.磁盘存储

最短移臂调度
最短移臂调度是指每次找距离当前磁头所在柱面最近的柱面

6.其他

DSP处理器
一种具有特殊结构的微处理器，为了快速处理数字信号，一般采用特殊的软硬件结构
（1）哈佛结构
DSP 采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器
核，允许同时对它们进行访问，每个存储器独立编址，独立访问。这种安排将处理器的数据吞吐率加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP 得以实现单周期的 MAC 指令。
在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。
（2）流水线
与哈佛结构相关，DSP 芯片广泛采用 2-6 级流水线以减少指令执行时间，从而增强了处理器的处理能力。
这可使指令执行能完全重叠，每个指令周期内，不同的指令都处于激活状态。
（3）独立的硬件乘法器
在实现多媒体功能及数字信号处理的系统中，算法的实现和数字滤波都是计算密集型的应用。在这些场
合，乘法运算是数字处理的重要组部分，是各种算法实现的基本元素之一。乘法的执行速度越快，DSP 处理器的性能越高。相比与一般的处理器需要 30-40 个指令周期，DSP 芯片的特征就是有一个专用的硬件乘法器，乘法可以在一个周期内完成。
（4）特殊的DSP指令
DSP 的另一特征是采用特殊的指令，专为数字信号处理中的一些常用算法优化。这些特殊指令为一些典型的数字处理提供加速，可以大幅提高处理器的执行效率。使一些高速系统的实时数据处理成为可能。
（5）独立的DMA总线和控制器
有一组或多组独立的 DMA 总线，与 CPU 的程序、数据总线并行工作。在不影响 CPU 工作的条件下， DMA 的速度已经达到 800MB/S 以上。这在需要大数据量进行交换的场合可以减小 CPU 的开销，提高数据的吞吐率。提高系统的并行执行能力。
（6）多处理器接口
使多个处理器可以很方便的并行或串行工作以提高处理速度。
（7）JTAG标准测试接口
便于对 DSP 作片上的在线仿真和多 DSP 条件下的调试
（8）快速的指令周期
哈佛结构，流水线操作，专用的硬件乘法器，特殊的 DSP 指令再加上集成电路的优化设计，可使 DSP 芯片的指令周期在 10ns 以下。快速的指令周期可以使 DSP 芯片能够实时实现许多 DSP 应用。

串行总线的特点
1、串行总线有半双工、全双工之分，全双工是一条线发一条线收。
2、串行总线适宜长距离传输数据。
3、串行总线按位（bit）发送和接收。尽管比按字节（byte）的并行通信慢，但是串口可以在使用一根线发送数据的同时用另一根线接收数据。它很简单并且能够实现远距离通信。比如 IEEE488 定义并行通行状态时，规定设备线总长不得超过 20 米，并且任意两个设备间的长度不得超过 2 米；而对于串口而言，长度可达 1200米。
4、串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。对于两个进行通行的端口，这些参数必须匹配。
5、串行总线的数据发送和接收可以使用多种方式，中断方式与 DMA 都较为常见。

二、系统配置与性能评价

1.性能指标

2.阿姆达尔解决方案

3.性能评价方法

三、操作系统