title: ‘存储系统’date: 2020-09-06 22:11:27
tags: [组成原理]
published: true
hideInList: false
feature:
isTop: false
组成原理知识点很杂，并不适合顺序书写，很多内容采用了脑图来进行展示，方便知识点的对比和记忆。
存储器的表示
RAM存储器的容量表示形为位，的结构。前面的4M同时可以表示为
，12就是该存储器的地址线条数，同时也是CPU中MAR的宽度；后面8表示数据线的条数，也是CPU中MDR的宽度。
需要强调的是当存储器位DRAM时，使用了地址复用技术，地址线是原来的1/2，地址信号分行、列两次传送。
芯片的引脚数
分为两种类型，SRAM和DRAM。
SRAM
对于SRAM，需要考虑地址线、数据线、片选线和读/写控制线，读/写控制线有时当作两条线，也有时共用一条线。
DRAM
对于DRAM，需要考虑的有地址线、数据线、行通选、列通选和读/写控制线。默认需要考虑使用地址复用技术。
例题
某一SRAM芯片，其容量位
位，除电源和接地线端外，该芯片的引脚最小数目是？
| 线型 | 条数 |
|---|---|
| 地址线 | |
| 数据线 | 8条 |
| 片选线 | 1条 |
| 读写控制线 | 1条或2条 |
总条数 = 10 + 8 + 1 + 1(2) = 20(21)条。
通常选择题会根据选项进行判断读/写控制线是几条。
某一DRAM芯片，采用地址复用技术，其容量为
位，除电源和接地端外，该芯片的引脚数最少是？（读写控制线为两根）
| 线型 | 条数 |
|---|---|
| 地址线 | |
| 数据线 | 8条 |
| 行片选 | 1条 |
| 列片选 | 1条 |
| 读写控制线 | 2条 |
需要注意地址线采用地址复用技术，减少一半；读写控制线题目强调为2根。
因此总条数 = 5 + 8 + 1 + 1 + 2 = 17条。
DRAM刷新
刷新周期，通常取2 ms，占用一个存储周期
集中刷新
利用固定时间，逐行再生
分散刷新
无死时间（死时间放到了存储周期中）
异步刷新
两次刷新的时间间隔 = 刷新周期 / 行数
闪存
写比读慢，需要先擦除再写入，采用随机存取方式，属于ROM。
主存容量
MAR的位数决定了主存地址空间的大小。
某计算机存储器按字节编址，主存地址空间大小为64MB，现用
位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是？
MAR的位数和主存地址空间大小相关，
局部性原理
时间局部性：一旦一条指令执行，它就可能在不久的将来再被执行。
Cache
指令Cache和数据Cache分离的目的：减少指令流水线的资源冲突。
对于由高速缓存、主存、硬盘构成的三级存储体系，CPU访问该存储系统时发送的地址为（）？
主存物理地址（判断该主存地址是否在Cache中）
虚拟存储器
主存和Cache之间的数据调动是硬件自动完成的，对所有程序员均是透明的。
虚拟存储器对于应用程序员是透明的。
若有收获，就点个赞吧
0 人点赞
