芯片片STM32F103ZET6
    **一
    RCC ：reset clock control 复位和时钟控制器。
    (1) HSI:高速内部时钟信号，RC振荡器。stm32单片机内带的时钟 (8M频率) 精度较差 。(2)HSE:高速外部时钟信号，精度高，4~16MHz。其128分频可作为RTC时钟。
    来源(1)HSE外部晶体/陶瓷谐振器(晶振) (2)HSE用户外部时钟
    （3）LSE:低速外部晶体 32.768kHz 主要提供一个精确的时钟源 一般作为RTC时钟使用
    （4）LSI是低速内部时钟，RC振荡器，频率为40kHz。供独立看门狗IWDG使用，另外它还可以被选择为实时时钟RTC的时钟源。
    （5）PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍（PLLMul），但是其输出频率最大不得超过72MHz。
    STM32中有一个全速功能的USB模块，其串行接口引擎需要一个频率为48MHz的时钟源。该时钟源只能从PLL输出端获取，可以选择为1.5分频或者1分频。当PLL为48MHz时1分频，72MHz时1.5分频。USB模块虽然需要一个单独的48MHz时钟信号，但它应该不是供USB模块工作的时钟，而只是提供给串行接口引擎(SIE)使用的时钟。USB模块工作的时钟应该是由APB1提供的。
    （6）SYSCLK:系统时钟可选择为PLL输出、HSI或者HSE。最高72MHz。通过AHB分频器分频后送给各模块使用，AHB分频器可选择1、2、4、8、16、64、128、256、512分频，一般不分频。
    HCLK ：AHB总线时钟（AHB bus peripherals优秀的高性能总线），由系统时钟SYSCLK 分频得到，一般不分频，等于系统时钟，HCLK是高速外设时钟，是给外部设备的，比如内存，flash。直接提供给FSMC和SDIO。
    FCLK是提供给内核的时钟。
    HCLK=FCLK=SYSCLK=72MHz
    （7）APB1：将HCLK经过APB1分频器1/2/4/8/16分频给其相应的外设使用。得到PCLK1
    最高36MHz，（APB bus peripherals优秀的高性能外设总线）
    APB1上的定时器2~7时钟TIMxCLK在APB1预分频系数为1时，TIMxCLK不变。否则得到的TIMxCLK为PCLK1频率x2
    （8）APB2：将HCLK经过APB2分频器1/2/4/8/16分频给其相应的外设使用。得到PCLK2
    最高72MHz，
    APB2上的定时器1和8时钟TIMxCLK在APB2预分频系数为1时，TIMxCLK不变。否则得到的TIMxCLK为PCLK2频率x2
    经过ADC预分频2/4/6/8，最大14MHz ADCCLK
    （9）内核时钟：选择外部时钟源时，则Systick时钟为HCLK /8，选择内核时钟源时，则Systick时钟为HCLK




    二、
    APB1上的外设：
    电源接口、备份接口、CAN、USB、
    I2C1、I2C2、
    UART2、UART3、
    SPI2、SPI3、
    窗口看门狗WWDG、
    Timer2、Timer3、Timer4、Timer5、Timer6、Timer7、
    DAC_OUT1、DAC_OUT2、
    SRAM

    APB2上的外设：
    USART1、
    SPI1、
    Timer1、Timer8、
    ADC1、ADC2、
    PA~PG、
    EXT、IT、WKUP