Makefile

基本概念：链接目标文件

makefile的规则：

target ... : prerequisites ...
    command
    ...
    ...

target: 可以是一个object file（目标文件），也可以是一个执行文件，还可以是一个标签（label）。对于标签这种特性，在后续的“伪目标”章节中会有叙述。
prerequisites: 生成该target所依赖的文件和/或target
command: 该target要执行的命令（任意的shell命令）

核心:
什么时候：

当“依赖项”有文件比“目标”更新时或.c文件改变，才**执行命令**
根据目标找依赖项（递归找目标，找依赖项），找不到依赖性则退出

例子：

edit : main.o kbd.o command.o display.o \
        insert.o search.o files.o utils.o
    cc -o edit main.o kbd.o command.o display.o \
        insert.o search.o files.o utils.o
main.o : main.c defs.h
    cc -c main.c
kbd.o : kbd.c defs.h command.h
    cc -c kbd.c
command.o : command.c defs.h command.h
    cc -c command.c
display.o : display.c defs.h buffer.h
    cc -c display.c
insert.o : insert.c defs.h buffer.h
    cc -c insert.c
search.o : search.c defs.h buffer.h
    cc -c search.c
files.o : files.c defs.h buffer.h command.h
    cc -c files.c
utils.o : utils.c defs.h
    cc -c utils.c
clean :
    rm edit main.o kbd.o command.o display.o \
        insert.o search.o files.o utils.o

VPATH

当一个Makefile中涉及到大量源文件时(这些源文件和Makefile极有可能不在同一个目录中),

这时, 最好将源文件的路径明确在Makefile中, 便于编译时查找. Makefile中有个特殊的变量 VPATH 就是完成这个功能的.

指定了 VPATH 之后, 如果当前目录中没有找到相应文件或依赖的文件, Makefile 回到 VPATH 指定的路径中再去查找..

VPATH 使用方法:
vpath :: 当前目录中找不到文件时, 就从中搜索

vpath :: 符合格式的文件, 就从中搜索
vpath :: 清除符合格式的文件搜索路径
vpath :: 清除所有已经设置好的文件路径

示例1      当前目录中找不到文件时, 按顺序从 src目录 ../parent-dir目录中查找文件
VPATH src:../parent-dir
示例2      .h结尾的文件都从 ./header 目录中查找
VPATH %.h ./header
示例3      清除示例2中设置的规则
VPATH %.h
示例4      清除所有VPATH的设置
VPATH

变量定义 ( = or := )

OBJS = programA.o programB.o
OBJS-ADD = $(OBJS) programC.o
# 或者
OBJS-ADD = $(OBJS) programC.o
OBJS = programA.o programB.o
# 或者
OBJS := programA.o programB.o
OBJS-ADD := $(OBJS) programC.o

其中 = 和 := 的区别在于 := 只能使用前面定义好的变量, = 可以使用后面定义的变量

变量替换

正则表达式
**

# Makefile内容
SRCS := programA.c programB.c programC.c
OBJS := $(SRCS:%.c=%.o)
all:
    @echo "SRCS: " $(SRCS)
    @echo "OBJS: " $(OBJS)
# bash中运行make
$ make
SRCS:  programA.c programB.c programC.c
OBJS:  programA.o programB.o programC.o

变量覆盖

作用是使 Makefile中定义的变量能够覆盖 make 命令参数中指定的变量
语法:

override =
override :=
override +=

# Makefile内容 (没有用override)
SRCS := programA.c programB.c programC.c
all:
    @echo "SRCS: " $(SRCS)
# bash中运行make
$ make SRCS=nothing
SRCS:  nothing
#################################################
# Makefile内容 (用override)
override SRCS := programA.c programB.c programC.c
all:
    @echo "SRCS: " $(SRCS)
# bash中运行make
$ make SRCS=nothing
SRCS:  programA.c programB.c programC.c

目标变量

作用是使变量的作用域仅限于这个目标(target), 而不像之前例子中定义的变量, 对整个Makefile都有效.
语法:

override (override作用参见变量覆盖的介绍)

# Makefile 内容
SRCS := programA.c programB.c programC.c
target1: TARGET1-SRCS := programD.c
target1:
    @echo "SRCS: " $(SRCS)
    @echo "SRCS: " $(TARGET1-SRCS)
target2:
    @echo "SRCS: " $(SRCS)
    @echo "SRCS: " $(TARGET1-SRCS)

$ make target1
SRCS:  programA.c programB.c programC.c
SRCS:  programD.c
$ make target2     <-- target2中显示不了 $(TARGET1-SRCS)
SRCS:  programA.c programB.c programC.c
SRCS:

Makefile命令前缀

Makefile 中书写shell命令时可以加2种前缀 @ 和 -, 或者不用前缀.

3种格式的shell命令区别如下:
不用前缀 :: 输出执行的命令以及命令执行的结果, 出错的话停止执行
前缀 @ :: 只输出命令执行的结果, 出错的话停止执行
前缀 - :: 命令执行有错的话, 忽略错误, 继续执行

命令：
echo 显示信息
cat
cat命令是linux下的一个文本输出命令，通常是用于观看某个文件的内容的；
cat主要有三大功能：
1.一次显示整个文件。
$ cat filename
2.从键盘创建一个文件。
$ cat > filename
只能创建新文件,不能编辑已有文件.
3.将几个文件合并为一个文件。
$cat file1 file2 > file

https://www.cnblogs.com/zhangchenliang/p/7717602.html

make退出码

Makefile的退出码有以下3种：

0 :: 表示成功执行
1 :: 表示make命令出现了错误
2 :: 使用了 “-q” 选项, 并且make使得一些目标不需要更

ps:** 默认执行 make 命令时, GNU make在当前目录下依次搜索下面3个文件 “GNUmakefile”, “m**akefile”, “Makefile”

make参数

命令变量

变量名	含义
RM	rm -f
AR	ar
CC	cc
CXX	g++

命令参数变量

变量名	含义
ARFLAGS	AR命令的参数
CFLAGS	C语言编译器的参数
CXXFLAGS	C++语言编译器的参数

自动变量

Makefile 中很多时候通过自动变量来简化书写, 各个自动变量的含义如下

$@ 目标集合
$% 当目标是函数库文件时, 表示其中的目标文件名
$< 第一个依赖目标. 如果依赖目标是多个, 逐个表示依赖目标
$? 比目标新的依赖目标的集合
$^ 所有依赖目标的集合, 会去除重复的依赖目标
$+ 所有依赖目标的集合, 不会去除重复的依赖目标
$* 这个是GNU make特有的, 其它的make不一定支持