技术干货|提高抗电磁干扰能力的措施

需要特别注意抗电磁干扰的系统

1. 微控制器时钟频率特别高，总线周期特别快的系统。
2. 系统含有大功率、大电流驱动电路，如产生火花的继电器、大电流开关等。

3. 包含微弱模拟信号电路及高精度A/D转换电路的系统。

   应采取的抗干扰措施

4. 可用低速芯片的就不用高速芯片，将高速芯片用在关键地方。

5. 可用串电阻的方法降低控制电路上升沿/下降沿跳变速率。
6. 尽量为继电器等提供某种形式的阻尼电路。
7. 使用满足系统要求的最低频率时钟。
8. 时钟产生器尽量靠近使用该时钟的元器件，石英晶体振荡器外壳应接地。
9. 用地线将时钟区包围起来，尽量缩短时钟线长度。
10. I/O驱动电路尽量靠近 PCB 边缘，以便让其尽快离开 PCB。对进入PCB的信号要加滤波电路、从高噪声区来的信号也要加滤波电路，同时，用串终端电阻的办法减小信号反射。
11. MCU 无用端要接高电平或者接地，或者定义成输出端，集成电路上该接电源/地的引脚都要接电源/地，不要悬空。
12. 门电路输入端闲置不用时不要悬空。闲置不用的运算放大器正输入端应接地，负输入端应接输出端。
13. PCB 尽量使用 45°折线而不用 90°折线布线，以减小高频信号对外的发射与耦合。
14. PCB 按频率和电流开关特性分区，噪声元器件与非噪声元器件的距离应尽可能远。
15. 单面板和双面板用单点接电源和单点接地，电源线、地线应尽量粗、在经济方面能承受的条件下，可以用多层板以减小电源/地的寄生电感。
16. 时钟，总线及片选信号要远离I/O线和接插件。
17. 模拟电压输入线、参考电压端应尽量远离数字电路信号线，特别是时钟线。
18. 对 A/D 类器件，数字部分与模拟部分宁可统一，也不要交叉。
19. 时钟线垂直于 I/O 线比平行I/O 线干扰小，时钟元器件引脚远离1O 电缆。
20. 尽量选用短引脚的元器件，去耦电容引脚也应尽量短。
21. 关键的线应尽量粗，并在两侧加上保护地。高速线要短且直。
22. 对噪声敏感的线不要与大电流、高速开关线平行。
23. 石英晶体振荡器下面及对噪声敏感的器件下面不应布线。
24. 弱信号电路、低频电路周围不要形成电流，环路。
25. 任何信号都不要形成，环路，若不可避免，应使环路区尽量小。
26. 为每个集成电路添加一个去耦电容；每个电解电容边上都要加一个小的高频旁路电容。
27. 尽量用大容量的钽电容而不用电解电容，作为电路充放电储能电容；使用管状电容时，外壳要接地。

免责声明：文章来源于网络，版权归原作者所有，如有侵权，请联系删除